描述
此答复记录包含LogiCORE OBSAI核心的发行说明，包括以下内容：
- 新功能
- 器件支持
- 已解决的问题
- 已知的问题
有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“IP发行说明指南”：
http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf
LogiCORE IP OBSAI 已停产。请参阅以下PDN：
http://www.xilinx.com/support/documentation/customer_notices/XCN16013_v1%200.pdf
解
LogiCORE IP OBSAI v5.1
新功能
- ISE 13.1软件支持
- 支持Virtex-7和Kintex-7器件（预生产状态）
- 添加了AXI-Lite控制/状态管理界面
- 各种RP3-01互操作性变化
- 删除了Rx RTT地址过滤
- Tx地址可独立控制O＆M消息类型
- RP3-01消息传递的模索引用规则控制
- CDC FIFO初始填充级别可选（仅限主核心）
- CDC FIFO最大深度增加到512字节（仅限主核心）
器件支持
- 支持的线路速率高达3072.0 Mb / s：
- Virtex-7和Kintex-7
- Virtex-6 XC CXT / LXT / SXT / HXT / -1L
- Spartan-6 XC LXT（速度等级-3或更高）
- Virtex-5 XC LXT / SXT / TXT / FXT
- 支持的线路速率高达6144.0 Mb / s：
- Virtex-7器件
- Kintex-7 FFG器件包速度等级-1或更高
- SBG和FBG器件包速度等级-2或更高
- Virtex-6 XC CXT / LXT / SXT / HXT器件（速度等级-2或更高）
已解决的问题
- 禁用Virtex-6器件中的延迟对齐器
- Virtex-6 FPGA延迟对准器修复需要在MMCM反馈路径中使用BUFG
已知的问题
- LogiCORE IP OBSAI v5.1在Virtex-7和Kintex-7 FPGA平台上处于预生产状态（未经过完全硬件验证）。
- 由于延迟对准器的CR591084，Virtex-6器件需要一个额外的BUFG，相对于数据手册中规定的数字。
| （Xilinx答复42627） | GTXE2_Common包装器中的端口更改将在ISE 13.2软件中发布 |
| （Xilinx答复42817） | 为什么实现脚本失败并显示“错误：Xst：1817 – 无效的目标器件’7v285t’”？ |
| （Xilinx答复42821） | “错误：Bitgen：342 – 此设计包含的引脚不受限制（LOC）到特定位置或具有未定义的I / O标准（IOSTANDARD）”？ |
7系列FPGA已知问题
| （Xilinx答复45965） | 在ISE Design Suite 13.4中需要更改哪些文件才能支持Kintex-7器件的通用工程芯片（GES）？ |
| （Xilinx答复44408） | 什么是GTXE2_CHANNEL属性更新？ |
| （Xilinx答复44409） | GTXE2_COMMON使用BIAS_CFG的模型更改 |
| （Xilinx答复44410） | IBUFDS_GTE2使用模型更改 |
| （Xilinx答复44411） | TXOUTCLK和RXOUTCLK端口限制 |
| （Xilinx答复44412） | 是否应启用收发器发送和接收弹性缓冲器？ |
LogiCORE IP OBSAI v4.2
新功能
- ISE 12.2软件支持
- Virtex-6和Spartan-6 FPGA的生产状况
- OBSAI RP3 V4.2规范支持
已解决的问题
- 没有
已知的问题
| （Xilinx答复37454） | 为什么TXRESETDONE永远不会被断言？为什么核心无法在Virtex-6 FPGA内核中同步或断言stat_tx_frame_sync？ |
| （Xilinx答复39993） | GTX收发器 – 延迟对齐勘误和解决方案 |
| （Xilinx答复40542） | 如何通过Spartan-6 FPGA PK Block RAM影响IP？ |
没有回复内容