LogiCORE CPRI v3.1  –  12.1的发行说明和已知问题-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE CPRI v3.1 – 12.1的发行说明和已知问题

描述

本答复记录包含ISE 12.1中发布的LogiCORE CPRI v3.1核心版本,包括以下内容:

  • 新功能
  • Bug修复
  • 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“ IP发行说明指南”
http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

新功能

  • ISE 12.1软件支持
  • 设计为CPRI规范的4.1(2009-02-18)版本
  • 增加了对4.915Gbps和6.144Gbps线路速率的支持
  • 为基于GMII的以太网接口添加了支持
  • 为用户定义的HDLC速率添加了支持
  • 为供应商特定协商添加了支持
  • 在Virtex-6 LXT和SXT系列器件中增加了614Mbps的支持

已解决的问题

  • 没有

已知的问题

  • LogiCORE IP CPRI v3.1在Virtex-6和Spartan-6器件平台上处于预生产阶段(未经过完全硬件验证)。
  • 当为Virtex-6生成设计并且不包括6 Gig支持时,CPRI内核默认使用122.88 MHz参考时钟。速度为2.4Gbps及以上的CPRI操作可能需要不同的参考时钟选择。请阅读器件勘误表和用户指南,或联系Xilinx获取有关选择正确参考时钟的指导。
请登录后发表评论

    没有回复内容