Logicore峰值消除CFR(PC-CFR)v2.0  – 数据表未显示核心的延迟。如何确定延迟?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Logicore峰值消除CFR(PC-CFR)v2.0 – 数据表未显示核心的延迟。如何确定延迟?

描述

数据表(DS767)未显示核心的延迟。如何确定延迟?

每次迭代LogiCore峰值消除CFR(PC-CFR)v2.0的延迟时间为:

(长度(cpulse) – 1)/ 2 + 206 + x,其中x取决于每个样本的时钟数量

每个样本的时钟x

1 27
2 23
3 21
4 21
> 4 20
其中cpulse是水龙头的数量

请参见 (Xilinx答复33760)有关LogiCORE IP峰值消除波峰因数降低的详细列表 – 发行说明和已知问题。

请登录后发表评论

    没有回复内容