LogiCORE IP DUC / DDC编译器v1.0-如果我的目标是Virtex-6Q -1M speedgrade,为什么会收到有关无效频率的错误消息?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP DUC / DDC编译器v1.0-如果我的目标是Virtex-6Q -1M speedgrade,为什么会收到有关无效频率的错误消息?

描述

如果我为Virtex-6Q -1M speedgrade输入大于290 MHz的频率,为什么会收到以下错误消息?

“错误:sim – Clock_Frequency:无效值’xx’。
错误:sim – 无法初始化IP模型。
错误:sim – 无法为生成器’implementation_netlist_generator’配置IP模型。

其中xx是290 MHz到400 MHz之间的频率。“

这是GUI的一个问题。解决方法是选择-1速度等级。每个具有-1M速度等级的部件也可以在-1速度级别下使用。
有关LogiCORE IP DUC / DDC编译器发行说明和已知问题的详细列表,请参阅(Xilinx答复36823)

请登录后发表评论

    没有回复内容