12.1 EDK  – 当使用EDK设计作为ISE项目中的子模块时,会插入I / O缓冲区-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1 EDK – 当使用EDK设计作为ISE项目中的子模块时,会插入I / O缓冲区

描述

我已经将EDK设计实例化为ISE软件中的子模块。

从EDK设计端口自动插入I / O缓冲器,因此综合失败。

这个问题的原因是什么?

默认情况下,如果EDK设计是子系统,XST将不会插入IOB。

但是,如果它是双向I / O,XST将插入IOB。

以GPIO为例,当使用GPIO_IO时,PlatGen会自动插入I / O缓冲区。

如果需要将GPIO端口连接到ISE设计中的其他逻辑,则应使用GPIO_IO_I,GPIO_IO_O和GPIO_IO_T端口。

还有少量内核在HDL代码中实例化了IOB,例如MPMC。

这些内核应该直接连接到外部器件,不应该用于内部逻辑。

请登录后发表评论

    没有回复内容