ddr3 存储器的 on the fly 是什么意思？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复13
    只看作者
    最新最热
      • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0
        别人发个帖，我回个帖，你点个赞或者评论一下不亏啊，本站一不收费二无广告，支持一下嘛，做站不易。
        2年前@柳晚生
    • 热门评论
      chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主3

      DDR3 支持的操作命令.png

      上图是JESD79-3规范中给出的DDR3 SDRAM的Command Truth Table。可以看到，读取和写入都有三种基本模式（Fixed BL8 or BC4，BC4 on the fly，BL8 on the fly）。

      DDR3模式寄存器MR0.png
      可以通过模式寄存器MR0设置突发长度为固定的BC4和BL8，也可以设置为“on the fly”，所谓“on the fly”就是发送读命令或者写命令时，可以通过A12/BC引脚动态进行设置突发长度为BC4或者BL8。

      6年前
      • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

        是啊，以前只知道用IP，好多细节也没弄清楚，最近做了个案子，发现DDR3的带宽按我的设计思路单片DDR3连1080P处理都做不到，可是同样的芯片，市面上别人做到了1920*1200， 所以又回头来研究这些细节，看看哪里可以有优化的空间。

        6年前@chipdebug
      • LuckyHH的头像-ChipDebugLuckyHH等级-LV1-ChipDebug0

        老大今天集中修正和回复了好多DDR3的贴子啊，莫非最近在重新学习DDR3？

        6年前@chipdebug
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面