为什么在添加位置和路径迭代之后,我的静态时序得分没有提高?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么在添加位置和路径迭代之后,我的静态时序得分没有提高?

从根本上讲,静态时间评分将取决于路由器的性能,这将从设计到设计各不相同。通常,对于一个小的设计,在几个迭代之后,时间分数将达到一定的水平,并且增加更多的迭代可能不会使它更好。对于更大的设计,时序得分通常需要更多的迭代以达到稳定的水平。

请登录后发表评论

    没有回复内容