时钟分析的时钟是否计算转发时钟输出与源同步发送接口中的数据输出之间的相对偏差?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

时钟分析的时钟是否计算转发时钟输出与源同步发送接口中的数据输出之间的相对偏差?

在转发时钟和数据都使用相同时钟源的情况下,跟踪的clock_to_out首选项分析数据并转发输出时钟路径相对于输入时钟(为ODDR计时)。

IO时序报告(.ior)以表格格式为数据和输出时钟单独提供延迟时钟。。然后可以通过取出时钟到输出延迟之间的差来计算转发的输出时钟和数据之间的相对偏差。

请登录后发表评论

    没有回复内容