首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
FPGA常见问题
正文
谁能解释一下DDR3 存储器的Fly by技术?
MarkFPGA
9年前发布
121
1
DDR3相比DDR2有很大的进步,fly by就是其中一点,那么DDR3 存储的Fly by技术到底是个什么鬼?
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
chipdebug
超级版主
0
之前DDR2对多片器件时,为了信号完整性需要走T型拓朴结构,但是很多情况下布板时根本走不了T型结构,而DDR3则可以让其地址线、控制线以及时钟在多个器件之间进行串连,这就叫作fly-by结构,fly-by是需要配合DQS的延时来实现的,而且并不是所有的DDR3芯片都支持fly-by,但是基本上常见的DDR3芯片都是支持这种结构的。
T型拓朴
fly-by型拓朴