为什么我的DCFIFO在硬件中无法正常工作?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的DCFIFO在硬件中无法正常工作?

由于Quartus®II11.1中的问题,可能无法正确分析DCFIFO宏功能内部存储器模块的时序路径。即使设计报告没有时序违规,此问题也可能导致设计硬件故障。此问题会影响包含针对以下器件系列的DCFIFO宏功能的设计:

  • Stratix®系列从Stratix II器件开始
  • Arria®系列从Arria GX器件开始
  • Cyclone®系列从Cyclone II器件开始
  • HardCopy®系列从HardCopy II器件开始

即使您的设计没有直接实例化DCFIFO宏功能,它也可能包含在其他IP中。要确定您的设计是否受此问题影响,请在设计的TimeQuest时序分析器报告文件<revision> .sta.rpt中搜索以下任一消息:

  • Info (332166): set_false_path -from * -to *fifo_ram*
  • Info (332166): set_false_path -from * -to *fifo_lutram*

此问题不会影响Quartus II软件的早期版本。

解决/修复方法

有一个补丁可以解决Quartus II 11.1的这个问题。从下面的相应链接下载并安装补丁0.12。 Altera建议Quartus II软件版本11.1的所有用户升级到版本11.1 SP1或下载并安装补丁0.12。安装补丁后,重新编译设计以反映更正的计时行为。

从Quartus II软件版本11.1 SP1开始修复此问题。

请登录后发表评论

    没有回复内容