当设计中的单端时钟引脚被分配给主时钟端口时,为什么会在格子菱形软件的电子表格视图中出现以下警告消息?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

当设计中的单端时钟引脚被分配给主时钟端口时,为什么会在格子菱形软件的电子表格视图中出现以下警告消息?

警告-警告-时钟端口[RCK]被分配给一个非时钟专用引脚[D14],这可能会影响时钟性能。

表格视图格子菱形软件,如果时钟引脚被分配到一个主时钟的互补引脚,这个警告就好像一般的路由已经被用来驱动主网络。

为了克服这个警告,将单端时钟输入分配给主时钟的真引脚。

请登录后发表评论

    没有回复内容