尝试在Active-HDL中模拟设计时,为什么会出现以下错误?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug