FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V，不知道何意。ii13977年前发布1452 如下图，FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V，不知道何意。不是应该悬空或者接地吗？ FPGA
虚拟电源，减少这些未用IO的电流消耗，保证需要输出的IO的电流，同时增强抗干扰能力。
我之前也不明白这个问题，谢谢你的解答。