如何识别ICE40装置中的低电压差分信号(LVDS)输入的真(正)和互补(负)球函数?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何识别ICE40装置中的低电压差分信号(LVDS)输入的真(正)和互补(负)球函数?

在“引脚”文件中用“B”结尾的差分信号代表正端,而以“A”结尾的差分信号代表负端。

例如,在引脚文件中,IOLY3A和IOLY3B是差分引脚(DPIO)。因此,IOLY3B被认为是真(正)信号,IOLY3A被认为是互补的(负)信号。

请登录后发表评论

    没有回复内容