在PLL生成期间选择“PACKAGEPIN”和“通用IO Pad或核心逻辑”选项有什么区别？

如果在PLL生成期间选择“专用时钟板（单端）”，则连接到PLL的“PACKAGEPIN”的IO引脚变为专用，因此来自该IO引脚的信号不能用于任何其他逻辑

RTL中的设计。

例如，尝试在设计中运行另一个使用通过该IO引脚提供的时钟的进程，该进程已经为PLL的“PACKAGEPIN”供电，将遇到错误。
。在PLL生成期间选择“通用IO焊盘或核心逻辑”允许用户使用输入源时钟作为PLL的输入，也可以用于RTL中的其他逻辑设计。