当RTL模拟很好并且在Place和Route TRACE中满足所有约束时,如何解决时序仿真中的未知数(X)?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug