已解决LATTICE的CPLD上电时IO默认是什么电平状态？ii13972年前更新3051如题，请问LATTICE的CPLD上电时IO默认是什么电平状态？或者可以告知在哪个相关文档查找吗？ lattice
默认是高阻态的，但是无论是LATTICE 的FPGA还是CPLD要，在其上电时如果电压未达到POR（上电复位）的条件，相应的IO就会跟随这对应的IO BANK电源电压，POR的条件可以在相应的器件规格书中搜索POR找到相关的描述。