LATTICE DDR3 控制器的地址构成（映射）是怎样的？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      参见DDR3控制器IP手册《Double Data Rate (DDR3) SDRAM Controller IP Core User Guide》的地址映射一节

      LATTICE DDR3 控制器的地址构成（映射）是怎样的？

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面