Altera器件是否支持浮动LVDS输入引脚?-Altera-Intel社区-FPGA CPLD-ChipDebug

Altera器件是否支持浮动LVDS输入引脚?

以下Altera®器件系列支持浮动LVDS输入引脚:

Stratix®系列 – 从Stratix III器件开始

HardCopy® – 从HardCopy III器件开始的系列

Arria® – 系列从Arria II GX器件开始

Cyclone® – 系列从Cyclone V器件开始

但是,必须在LVDS接收器的P和N脚上施加100欧姆的差分电阻。如果可用于器件系列,则可以使用内部端接。

如果LVDS输入从未插入的迹线或拔出的卡中浮动,则不会造成损坏。但是,您需要考虑以下事项:

浮动输入将导致未知的开关活动,导致接收器注入噪声和更高的电流消耗,所有这些都取决于设计,Altera无法指定。如果不希望噪声注入和增加的电流要求,则建议使用外部偏置方案。

请登录后发表评论

    没有回复内容