LATTICE ECP3-70EA 时钟网络分配请教-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

LATTICE ECP3-70EA 时钟网络分配请教

大家好。请教大家一个问题。我用的ECP3-70EA。寄存器和查找表大概用了65%左右。8个primary clock都用完了。我用了两组PCS。接受8路视频信号。一共8个rx_clk。rx_clk跑156.25M。然后这些时钟的时序很难跑过。主要是保持时间。我觉得是rx_clk没有走得专用时钟网络。skew比较大导致的。请问该怎么解决这个问题。如果rx_clk要走专用时钟网络该用那种时钟资源。

请登录后发表评论