ISPPLIVE经典支持混合Verilog/VHDL吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

ISPPLIVE经典支持混合Verilog/VHDL吗?

ISPLIFEL经典不支持混合语言项目。当你创建一个项目并选择一个项目类型时,混合语言类型是不可用的。ISPLPLEN和格子钻石支持混合语言,但不是ISPLION经典。

作为一个解决方案,打开源代码SyPrimePro创建一个EDFF。然后在ISPLIF经典中创建一个EDIF项目并导入EDF文件。这已经被更新在“iSPLEFEN经典安装指南”中。

请登录后发表评论

    没有回复内容