如何在iCE40设备中配置未使用的IO?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何在iCE40设备中配置未使用的IO?

在I / O Bank 0,1和2中配置未使用的PIO引脚后,默认情况下工具将它们作为输入,同时打开上拉电阻。另外,请注意Bank 3没有与之相关的内部上拉电阻\ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n \ n建议将Bank 3中未使用的PIO引脚连接到已知逻辑电平或将其驱动为禁用的高阻输出。

请登录后发表评论

    没有回复内容