不能在仿真中获得ICE40PLL。原因何在?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

不能在仿真中获得ICE40PLL。原因何在?

以下可能是可能的原因,因为ICE40PLL可能不是仿真的,您可以在仿真中提供一个有效的高重置,而PLL需要一个低电平重置用于模拟。通过TestStor提供给PLL的输入时钟可能与配置不一样。PLL输入时钟(在这种情况下,你会在模拟器中得到警告)。您可以参考设备数据表部分“SysClinux PLL定时”来支持所支持的频率范围。

请登录后发表评论

    没有回复内容