什么可能导致我的PCI Express总线在传输时挂起?-Altera-Intel社区-FPGA CPLD-ChipDebug

什么可能导致我的PCI Express总线在传输时挂起?

如果发送有效负载大小大于最大支持的系统级最大有效负载大小的TLP,则链路将无法运行。

您应该在tl_cfg_ctl地址0, cfg_dev_ctrl [7:5]中使用最大有效载荷大小限定您的TLP,否则链接将因数据包大小不正确而无法运行。

SignalTap®捕获具有许多断言和每个TLP的tx_st_ready的断言且没有EOP是此错误的症状。

解决/修复方法

请登录后发表评论

    没有回复内容