用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入?

要将DPHYtoCMOS IP的输出用作其他设计的输入,用户可以参考以下内容:

例如,dphy2cmos IP的CMOS信号(csi2cmos_pd_raw_o和csi2cmos_clk_pixel_o)将用作设计顶层模块的输入,用户需要确保并删除dphy2cmos IP中使用的IO触发器。

通过这样做,信号将不会路由到IO,并且可以在内部使用。

例如: – .. \ .. \ .. \ csi2_2_cmos_test3 \ csi2_2_cmos_test3 \ d2c \ d12(文件名可能不同)

一个。

打开d12.v文件并注释掉信号clk_pixel和pixel_data触发器并直接分配它们。

/////由DDR输出FF输出的中心对齐像素时钟/////分配clk_pixel_o = clk_pixel; / * ODDRX1F pclk_ddr(.D0(1’b0),。D1(1’b1),。SCLK(clk_pixel)

),. RST(~reset_pixel_n_sync),. Q(clk_pixel_o)); 。* / elsif RAW10assign pd_raw_o = pd; / * generatefor(i = 0; i< PD_BUS_WIDTH; i = i + 1)begin:raw_ffOFS1P3DX raw_ff_i(.D(pd [i]),. SP(1’b1),. 。SCLK(clk_pixel),. CD(~reset_pixel_n_sync),. Q(pd_raw_o [i])); endendgenerate * /
。注意:每当用户生成/打开IP(.sbx)时,所有文件都将再次更新。

请登录后发表评论

    没有回复内容