全局时钟（GCLK）可以用作Stratix V，Arria V或Cyclone V器件中非DPA ALTLVDS_RX接口的输入时钟源吗？

没有，一个全局时钟（GCLK）不能被用作输入时钟源于Stratix非DPA ALTLVDS_RX接口®V，阿里亚®V或者Cyclone®V器件。然而，由于在Quartus®II软件13.0版的已知问题，如果这是实现不产生错误或警告消息。