为什么在执行JESD204B IP RTL状态机控制示例设计的多次复位时会观察到间歇性错误断言？

在英特尔®Arria®10，Stratix®V，Arria V或Cyclone®V器件中执行JESD204B IP RTL状态机控制示例设计的多次复位时，您可能会观察到中断引脚（jesd204_tx_int和/或jesd204_rx_int）由于错误而被置位，可以从tx_err（0x60），rx_err0（0x60）和rx_err1（0x64）寄存器读取。