LogiCORE IP映像增强 –  Vivado 2013.1和更新工具版本的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP映像增强 – Vivado 2013.1和更新工具版本的发行说明和已知问题

描述

此答复记录包含LogiCORE IP映像增强核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具版本中生成的核心。
有关过去的已知问题日志和ISE支持信息,请参阅XTP025 – IP版本说明指南

LogiCORE IP映像增强核心IP页面:
http://www.xilinx.com/content/xilinx/en/products/intellectual-property/ef-di-img-enhance.html

注意 :此核心以前称为Image Edge Enhancement核心。

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持的列表,请参阅Vivado设计工具中的核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

核心
Vivado工具
v8.0(Rev。3) 2014.1
v8.0(Rev。2) 2013.4
v8.0(修订版1) 2013.3
V8.0 2013.2
V7.0 2013.1


一般指导

下表提供了使用LogiCORE IP映像增强核心时的一般指导的答案记录。

答案记录 标题
N / A N / A

已知和已解决的问题

下表提供了LogiCORE IP映像增强核心的已知问题,从v7.0开始,最初在Vivado 2013.1中发布。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题 找到版本 版本已解决
(Xilinx答复61998) 各种核心参数的合法值是什么? V8.0 N / A
(Xilinx答复60173) 为什么图像增强核心在通过AXI4-Lite接口更改列数后会在错误的列中输出数据? V8.0 N / A
(Xilinx答复57773) 当在生成时启用“包括调试功能”选项时,为什么在使用某些视频IP中可用的TEST_PATTERN或BYPASS选项时TREADY会停止? v5.01.a v8.0(Rev。3)
(Xilinx答复52215) 为什么我的核心在严重警告时失败? v5.01.a v8.0(修订版1)
(Xilinx答复56274) Vivado 2013.2多媒体视频和影像 – 如何在我的设计中正确约束视频IP? V7.0 v8.0(修订版1)
(Xilinx答复55980) 当AXI4-Stream时钟频率与AXI4-Lite接口时钟频率不同时,为什么我会在AXI4-Lite总线上看到写入失败? V7.0 v7.0(Rev。1)

修订记录:

09/10/2014 – 已添加 (Xilinx答复61998)
10/23/2013 – 将v8.0(Rev。2)和v8.0(Rev。3)添加到版本表(Xilinx答复60173)并更新了2014.1的已知和已解决问题表。
10/23/2013 – 将v8.0(Rev。1)添加到版本表(Xilinx答复57773)并更新了2013.3的已知和已解决问题表。
06/19/2013 – 在版本表中添加了v8.0, (Xilinx答复56274)(Xilinx答复55980)
04/03/2013 – 初始版本

请登录后发表评论

    没有回复内容