Zynq-7000 ZC702入门指南(UG926) – 默认跳线和开关设置-Altera-Intel社区-FPGA CPLD-ChipDebug

Zynq-7000 ZC702入门指南(UG926) – 默认跳线和开关设置

描述

Zynq-7000 ZC702入门指南v1.2.1 (UG926)列出了表1-1和表1-2中的默认跳线和开关设置。这些默认的跳线和开关设置也显示在用户指南的图1-3中,但是它们与表中的信息不匹配。

什么是正确的默认跳线和开关设置?

Zyn70 -ZC702入门指南v1.2.1 (UG926)的表1-1和表1-2中提供了ZC702的正确默认跳线和开关设置,应作为参考。

图1-3已在UG926 v4.0中更新,现在称为图1-4。图1-4包括与表1-1匹配的正确跳线和开关设置。

图片[1]-Zynq-7000 ZC702入门指南(UG926) – 默认跳线和开关设置-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容