描述
此答复记录列出了Zynq-7000 SoC ZC706评估套件的所有已知问题。
解
要确定ZC706上的硅，请参阅（Xilinx答复37579） 。
要开始调试ZC706上可疑的硬件问题，请参阅（Xilinx答复54013） Zynq-7000 SoC ZC706评估套件 – 电路板调试清单 。
要查看与ZC706相关的设计咨询，请参阅（Xilinx答复53979） Zynq-7000 SoC ZC706评估套件的设计咨询主答复记录 。
ZC706电路板调试核对表和ZC706设计咨询主答复记录是（Xilinx答复43745） Xilinx电路板和套件解决方案中心的一部分 – 可用于解决与Xilinx电路板和套件相关的所有问题。
已知的问题
董事会和工具包相关问题
| （Xilinx答复53305） | Zynq-7000 SoC ZC706评估套件 – SD卡是空的 |
| （Xilinx答复53862） | Zynq-7000 SoC ZC706评估套件 – ZC706的SW4设置 |
| （Xilinx答复54022） | 如何从德州仪器（TI）订购TI USB接口适配器EVM？ |
| （Xilinx答复55805） | Xilinx评估套件 – 连接TI USB接口EVM后，电路板将无法运行 |
| （Xilinx答复56811） | Xilinx评估套件 – 如何将电路板上的TI电源控制器重新编程为出厂默认值？ |
| （Xilinx答复58053） | Zynq-7000 SoC ZC706评估套件 – 除非SW2推动，否则JTAG链无法识别 |
| （Xilinx答复58420） | ZC706 – ZC706评估平台是否支持SDIO卡？ |
| （Xilinx答复58987） | Zynq-7000 SoC ZC706评估套件 – FMC HPC CC引脚未连接到时钟功能引脚 |
| （Xilinx答复59748） | Zynq-7000 SoC ZC706评估套件 – PCB版本差异 |
| （Xilinx答复61849） | 6系列和7系列Xilinx评估套件 – 已知问题和发行说明德州仪器电源解决方案的主答复记录 |
| （Xilinx答复64906） | Zynq-7000 SoC ZC706评估套件 – 恢复ZC706闪存时的问题 |
| （Xilinx答复64890） | Xilinx评估套件 – AC701和ZC706 rev 2.0 – 恢复电源控制器 |
| （Xilinx答复65207） | Zynq-7000 SoC ZC706评估套件 – 从rev 1.2更改为rev 2.0 |
| （Xilinx答复67507） | Xilinx开发板与套件 – 电源信息 |
| （Xilinx答案68695） | Zynq-7000 SoC ZC706评估套件 – Rev 2.0SchematicVCCF3V3连接 |
文档相关问题
| 答案记录 | 标题 | 找到版本 | 版本已解决 |
|---|---|---|---|
| （Xilinx答复52344） | Zynq-7000 SoC ZC706评估套件 – UG954 – ZC706评估平台上有哪个SD接口电平转换器？ | V1.0 | V1.1 |
| （Xilinx答复53453） | Zynq-7000 SoC ZC706评估套件 – UG954（v1.1）表1-27中未列出GPIO_LED_0 | V1.1 | V1.2 |
| （Xilinx答复53863） | Zynq-7000 SoC ZC706评估套件 – UG961（v1.0） – 在ZC706上运行BIST的SW4设置 | V1.0 | V4.0 |
| （Xilinx答复54036） | Zynq-7000 SoC ZC706 – UG963（v1.0） – SD11启动SW11开关设置不正确 | V1.0 | V2.0 |
| （Xilinx答复54037） | Zynq-7000 SoC ZC706 – UG961（v1.0） – SD11启动时SW11开关设置不正确 | V1.0 | V2.0 |
| （Xilinx答复54105） | Zynq-7000 SoC ZC706 – FMC连接器上ZC706引脚分配不一致，UG954（v1.1）表1-33 | V1.1 | V1.2 |
| （Xilinx答复55184） | Zynq-7000 SoC ZC706评估套件 – PMBUS_DATA / CLOCK信号的I2C总线地址是什么？ | V1.1 | V1.2 |
| （Xilinx答复58912） | 电路板和套件 – 在xilinx.com上阻止了电路板文件 | ||
| （Xilinx答复66171） | Zynq-7000 SoC ZC706评估套件 – 版本2.0 – Schematic中的POR计算不准确 | rev 2.0 | |
| （Xilinx答复66252） | Zynq-7000 SoC ZC706评估套件 – UG954（v1.5） – 图1-32 C6值和POR计算不准确 | V1.5 | |
| （Xilinx答复69233） | Zynq-7000 SoC ZC706评估套件 – UG954 v1.6 – 表1-28不准确 | V1.6 |
硅相关问题
| （Xilinx答复47915） | Zynq-7000 SoC器件的设计咨询主答复记录 |
PCI Express相关问题
| （Xilinx答复52656） | Zynq SoC ZC706评估套件 – PCIe目标参考设计 – PCIe无法连接Z77（Ivy Bridge）平台 |
| （Xilinx答复53740） | 7系列Xilinx PCI Express内核的设计咨询 – 在低温下TXOUTCLK上无时钟输出 |
设计工具相关问题
| （Xilinx答复52071） | Zynq-7000 SoC Impact – ZC706（7045）上的QSPI编程要求电路板处于JTAG模式 |
| （Xilinx答复55931） | Xilinx评估套件 – Xilinx评估套件附带哪种类型的许可证？ |
| （Xilinx答复60358） | 2014.1 lwIP设计的ZC702和ZC706两种设计都无法返回ping。 |
有用的信息：
第三方调试工具信息
| （Xilinx答复46881） | Zynq-7000 – 如何在ZC702板上设置第三方调试环境 |
| （Xilinx答复47767） | Zynq-7000，ZC702 – 劳特巴赫启动脚本 |
参考设计信息
| （Xilinx答复46880） | Zynq-7000示例设计 – 线性QSPI性能（最大有效吞吐量） |
| （Xilinx答复46915） | Zynq-7000示例设计 – 通过ZC702板上的EMIO设置TRACE端口 |
| （Xilinx答复50572） | Zynq-7000示例设计 – PL生成中断的中断处理 |
没有回复内容