描述
PS DDR3 CKE信号应如何终止?
解
对于DDR3,应通过40欧姆电阻将CKE拉至VTT,而不是像DDR2中那样通过4.7 KOhm拉至GND。
这为CKE提供了自刷新操作的终止。
Zynq-7000 SoC PCB设计和引脚规划指南 (UG933)已使用此信息进行了更新。
PS DDR3 CKE信号应如何终止?
对于DDR3,应通过40欧姆电阻将CKE拉至VTT,而不是像DDR2中那样通过4.7 KOhm拉至GND。
这为CKE提供了自刷新操作的终止。
Zynq-7000 SoC PCB设计和引脚规划指南 (UG933)已使用此信息进行了更新。
没有回复内容