用于PCI Express的AXI桥接器 – 在KC705 Rev C板的基本系统生成器（BSB）设计中未检测到PCIe内核

描述

找到版本 ：v1.04a
已解决的版本和其他已知问题 ：请参阅（Xilinx答复44969）

当我使用AXI Bridge for PCI Express为KC705 Rev C板生成BSB设计时，未检测到内核。

CORE Generator工具中生成的独立核心可以正常运行。

解

这是一个已知的问题，需要在未来的核心版本中修复。

要解决此问题，请按照以下步骤操作：

1. 在MHS文件的“AXI Bridge for PCI Express”核心实例中添加以下内容。

   参数C_PCIE_USE_MODE = 3.0

2. 在生成的UCF文件中，注释掉以下约束：

   NET“* pcie_7x * / * gt_top_i / pipe_wrapper_i / pipe_lane [0] .pipe_rate_i / *”TIG;
   NET“* pcie_7x * / * gt_top_i / pipe_wrapper_i / pipe_lane [1] .pipe_rate_i / *”TIG;
   NET“* pcie_7x * / * gt_top_i / pipe_wrapper_i / pipe_reset_i / cpllreset”TIG;