用于PCI Express的AXI桥接器 – 根端口和端点可以使用多少BAR?-Altera-Intel社区-FPGA CPLD-ChipDebug