LogiCORE IP AXI4-Stream到视频输出 – 适用于Vivado 2013.1和更新工具版本的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP AXI4-Stream到视频输出 – 适用于Vivado 2013.1和更新工具版本的发行说明和已知问题

描述

此答复记录包含LogiCORE IP AXI4-Stream到Video Out核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具版本中生成的核心。

有关过去已知的问题日志和ISE支持信息,请参阅“ IP版本说明指南” (XTP025):

http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

LogiCORE IP AXI4-Stream到视频输出核心IP页面:

http://www.xilinx.com/content/xilinx/en/products/intellectual-property/axi4_stream_to_video_out.html

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持的列表,请参阅Vivado设计工具中的核心可用的更改日志文件。

表1将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

表1:版本

核心
Vivado工具
V4.0 2015.3
v3.0(Rev。7) 2015.1
v3.0(Rev。6) 2014.4
v3.0(Rev。5) 2014.3
v3.0(Rev.4) 2014.1
v3.0(Rev。3) 2013.4
v3.0(Rev。2) 2013.3
v3.0(Rev。1) 2013.2
V3.0 2013.1

表2提供了使用LogiCORE IP AXI4-Stream到视频输出核心时的一般指导的答案记录。

表2:一般指导

答案记录 标题
(Xilinx答复58410) 为什么AXI4-Stream到Video Out核心没有输出?


已知和已解决的问题

下表提供了LogiCORE IP AXI4-Stream到Video Out核心的已知问题,从最初在Vivado 2013.1设计工具中发布的v3.0开始。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题
发现

解决
(Xilinx答案61430) 为什么在TLAST声明(’1’)之前TVALID被置为无效(’0’)时,AXI4-Stream到Video Out核心无法锁定? V3.0
(Xilinx答复53882) 为什么我只为Bayer Sensor和Luma提供视频格式选项? V1.0 V3.0
(Xilinx答复56274) Vivado 2013.2多媒体视频和影像 – 如何在我的设计中正确约束视频IP? V3.0 v3.0(Rev。2)


修订记录

2015年10月29日 将v4.0,v3.0(Rev。7),v3.0(Rev。6)和v3.0(Rev。5)添加到版本表
2014年7月31日 补充(Xilinx答复58410)
2014年7月9日 将v3.0( Rev。3)和v3.0( Rev.4)添加到版本表(Xilinx答复61430)
2013年10月23日 将v3.0(Rev。2)添加到版本表并更新了2013.3的已知和已解决问题表。
2013年6月19日 将v3.0(Rev。1)添加到版本表, (Xilinx答复56274)
2013年4月3日 初始发行
请登录后发表评论

    没有回复内容