适用于Vivado 2013.1和Forward的基于LogiCORE IP RAM的移位寄存器内核的IP版本说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

适用于Vivado 2013.1和Forward的基于LogiCORE IP RAM的移位寄存器内核的IP版本说明和已知问题

描述

此答复记录包含LogiCORE基于IP RAM的移位寄存器核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2013.1及其中的核心。

有关过去的已知问题日志和ISE支持信息,请参阅XTP025 – IP版本说明指南

基于LogiCORE IP RAM的移位寄存器核心IP页面:

http://www.xilinx.com/content/xilinx/en/products/intellectual-property/ram-based_shift_register.html

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持列表,请参阅Vivado中核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

核心版本 Vivado工具版
12.0(Rev。10) 2016.3
12.0(Rev。9) 2016.2
12.0(Rev。9) 2016.1
12.0(Rev。8) 2015.4
12.0(Rev。7) 2015.3
12.0(Rev。6) 2015年2月1日
12.0(Rev。6) 2015.2
12.0(Rev。6) 2015.1
12.0(Rev。5) 2014.4
12.0(Rev.4) 2014.3
12.0(Rev.4) 2014.2
12.0(Rev.4) 2014.1
12.0(Rev。3) 2013.4
12.0(Rev。2) 2013.3
12.0(Rev。1) 2013.2
V12.0 2013.1

一般指导

下表提供了使用基于LogiCORE IP RAM的移位寄存器内核时的一般指导的答案记录。

文章编号 文章标题
N / A

已知和已解决的问题

下表提供了基于LogiCORE IP RAM的移位寄存器内核的已知问题,从v12.0开始,最初在Vivado 2013.1中发布。

注意: “找到的版本”列列出了首次发现问题的版本。

问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题 找到版本 版本已解决
N / A


请登录后发表评论

    没有回复内容