适用于Vivado 2013.1和更新工具的LogiCORE IP FIR编译器核心的IP版本说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

适用于Vivado 2013.1和更新工具的LogiCORE IP FIR编译器核心的IP版本说明和已知问题

描述

此答复记录包含LogiCORE IP FIR编译器核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具中生成的核心。

有关过去的已知问题日志和ISE支持信息,请参阅XTP025 – IP版本说明指南

LogiCORE IP FIR编译器核心IP页面:

http://www.xilinx.com/content/xilinx/en/products/intellectual-property/fir_compiler.html

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持的列表,请参阅Vivado设计工具中的核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

核心版本 Vivado工具版
v7.2(Rev.7) 2016.3
v7.2(Rev.6) 2016.2
v7.2(Rev.6) 2016.1
v7.2(Rev.5) 2015.4
v7.2(Rev.4) 2015.3
v7.2(Rev.3) 2015年2月1日
v7.2(Rev.3) 2015.2
v7.2(Rev.2) 2015.1
v7.2(Rev.1) 2014年4月1日
v7.2(Rev.1) 2014.4
V7.2 2014.3
v7.1(Rev.4) 2014.2
v7.1(Rev.3) 2014.1
v7.1(Rev.2) 2013.4
v7.1(Rev.1) 2013.3
V7.1 2013.2
V7.0 2013.1

一般指导

下表提供了使用LogiCORE IP FIR编译器核心时的一般指导的答案记录。

答案记录 标题
N / A

已知和已解决的问题

下表提供了LogiCORE IP FIR编译器内核的已知问题,从v7.0开始,最初在Vivado Design Suite 2013.1中发布。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题 找到版本 版本已解决
(Xilinx答复55242) LogiCORE IP FIR编译器v7.0 – 后综合和后实现网表输出不匹配行为仿真输出 V7.0 V7.1
(Xilinx答复55243) LogiCORE IP FIR编译器v7.0 – 当核心配置了动态移位ram推理时,核心综合不正确 V7.0 V7.1
(Xilinx答复57004) FIR编译器v7.1 – 后综合和后实现网表在仿真期间发出BRAM内存冲突错误 V7.1 v7.1 rev1
(Xilinx答复56225) 2013.2 fir_compiler_v7_1 – 综合后和实施后网表输出不匹配行为仿真输出 V7.1 v7.1 rev1

请登录后发表评论

    没有回复内容