在XP2的PLL上无法从48MHz产生10MHz信号时该怎么办?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在XP2的PLL上无法从48MHz产生10MHz信号时该怎么办?

XP2的PLL具有特定的分频器值。我们无法从48MHz源产生10MHz信号。 。CLKOP的分频器值为2,4,8,16,32,48,64和80,因此最接近的频率为12MHz。\ r \ n \ r \ n但是我们可以为此提供解决方案。。我们可以使用CLKFB将其设置为CLKOP,值为5. \ r \ n将CLKOP频率设置为240MHz并使用CLKOK产生10MHz频率。

请登录后发表评论

    没有回复内容