VC707 UG885(v1.0) –  FPGA到LCD接头连接-Altera-Intel社区-FPGA CPLD-ChipDebug

VC707 UG885(v1.0) – FPGA到LCD接头连接

描述

Virtex-7 FPGA用户指南v1.0 (UG885)的VC707评估板(第44页的表1-23)列出了FPGA到LCD接头连接。 FPGA引脚AR42列出两次。

该套件的正确FPGA到LCD接头连接有哪些?

LCD_RW_LS与引脚AR42相关联。

LCD_DB4_LS与引脚AT42相关联。

UG885的表1-23应如下所示:

这已在Virtex-7 FPGA用户指南 (UG885)的VC707评估板的v1.1中进行了更新。

请登录后发表评论

    没有回复内容