LogiCORE IP浮点运算符(FPO)v6.1  – 为什么在尝试使用Vivado Simulator 2012.2工具时出现“编译失败”错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP浮点运算符(FPO)v6.1 – 为什么在尝试使用Vivado Simulator 2012.2工具时出现“编译失败”错误?

描述

尝试使用Vivado Simulator 2012.2工具时,为什么会出现以下“编译失败”错误?

浮点point_v6.1核心XSIM vivado仿真失败,出现以下错误。 
信息:[运行36-130] ***运行xelab
错误:[运行36-25] xelab应用程序返回错误。请参阅'/proj/xresults/arizona/test/vivsim_xsim/coregenIP/14.2_0625/lin64/floating_point_v6_1/DEF
错误:[Common 17-69]命令失败:编译设计失败!
信息:[共同17-206]退出Vivado ......

这是Vivado Simulator 2012.2工具的已知问题,该工具已在2012.3版中解决。

(Xilinx答复50909) – 使用浮点运算符v6.1时不支持Vivado Simulator 2012.2行为仿真。

有关LogiCORE浮点运算符发行说明和已知问题的详细列表,请参阅(Xilinx答复29598)

请登录后发表评论

    没有回复内容