Logicore IP Aurora 64B66B v7.2 – 使用脚本implement_synplify.bat / implement_synplify.sh实现示例设计时编译错误
描述
如果使用implement_synplify.bat / implement_synplify.sh来实现示例设计，则会发生以下错误：
引用未定义的模块aurora_64b66b_dup_core，在运行中找不到“aurora_64b66b_dup_core”模块
此答复记录有助于解决此错误
解
<component name> _core.v [hd]文件的编译缺少insynplify.prj文件，导致编译错误。
将以下行添加到synplify.prj文件中
Verilog的：
add_file -verilog“../../<component name> _core.v”
VHDL：
add_file -vhdl“../../<component name> _core.vhd”
add_file -vhdl“../../<component name> _core.vhd”
修订记录：
1.0 – 初始版本
没有回复内容