交叉链路设备布局是否可以实现,而无盲孔?我能举一个这样的布局例子吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug