MIG v3.91 Virtex-6 DDR3 / DDR2  – 在XST中使用“添加I / O缓冲区”选项时设计失败-Altera-Intel社区-FPGA CPLD-ChipDebug