描述
发现问题:MIG v3.9
在SP601电路板上使用MIG v3.9-3.92设计时,硬件设计失败。仅在使用CES芯片定位SP601电路板时才会出现此问题。
解
由于MIG rtl的变化以支持具有挂起操作的自刷新(参考(Xilinx答复42802)以获取更多信息),因此发生此故障。由于SP601设计中未使用自刷新,因此请在infrastructure.v / vhd文件中恢复更改,如下所示:
从
BUFGCE U_BUFG_CLK1
(
.O(mcb_drp_clk),
.I(mcb_drp_clk_bufg_in),
.CE(锁定)
);
至
BUFG U_BUFG_CLK1
(
.O(mcb_drp_clk),
.I(mcb_drp_clk_bufg_in)
);
没有回复内容