Kintex-7 FPGA连接功能套件和目标参考设计 – 发行说明和已知问题主答复记录

描述

此答复记录包含Kintex-7 FPGA连接功能套件及其目标参考设计的发行说明和已知问题。此内容的性质是帮助您避免在使用该工具包执行预期操作时遇到问题。

Kintex-7 FPGA连接功能套件v1.0包括以下组件。

软件

• ISE设计套件
• Fedora 16 LiveCD

硬件

• KC705板采用Kintex-7 FPGA XC7K325T-2FFG900CES器件
• Kintex-7 FPGA连接功能套件TRD v1.2及更高版本针对Kintex-7 FPGA XC7K325T-2FFG900C器件

解

Kintex-7 FPGA连接功能套件TRD v1.0适用于带有CES芯片的ISE 14.1

要设置环境变量，即XILINX和XILINX_PLANAHEAD，需要从ISE安装文件夹中获取settings32.sh或settings64.sh，或者在Windows上通过以下路径调用ISE Design Suite命令提示符 – – > Xilinx ISE Design Suite 14.1 – > 附件 。

适用于Xilinx评估套件的CE要求规定了PCIe操作的某些PC机箱要求;有关更多信息，请参阅（Xilinx答复50596） 。

• 硅
• 该套件随附带有GES硅的Rev E KC705板。有关更多信息，请参阅XC7K325T ES勘误表。
• IP核心
• 7系列PCIe（pcie_x8gen2_axi_st_ip）核心：v1.4。在某些机器上，可以看出，当改变PCIe链路宽度时，PCIe链路速度（如果为2.5 Gb / s）自动达到5 Gb / s。
• 7系列MIG（mig_axi_mm）：v1.5
• AXI互连（axi_interconnect_4m_1s）：v1.06a
• AXI4Lite互连（XPS生成）：v1.06a
• 万兆以太网MAC（ten_gig_eth_mac_axi_st_ip）：v11.3
• 万兆PCS-PMA（ten_gig_eth_pcs_pma_ip）：v2.2。自定义修改以用于TRD。有关更多信息，请参阅（Xilinx答复50557） 。
• 适用于10GBASE-R包装器的GT向导：v1.4
• FIFO生成器：v9.1
• PCIe不会连接Z77（Ivy Bridge）平台。有关更多信息，请参阅（Xilinx答复52655） 。
• 在低温下TXOUTCLK上没有时钟输出。有关更多信息，请参阅设计咨询（Xilinx答复53740） 。
• 有针对性的参考设计
• 图形用户界面可能不显示电源编号图。有关更多信息，请参阅（Xilinx答复50558） 。
• 用于在硬件中测试USE_DIFF_QUAD模式，如“用户指南”第5章中所述;请注意，KC705（Rev E）上SFP +插座的极性反转在’ip_cores / xphy_gt_wrapper / gtwizard_10gbaser_diff_quad_gt.v’文件中处理。
• 在Windows中解压缩k7_connectivity_trd_v1_0.zip文件并将解压缩的文件夹复制到Linux会导致某些文件没有执行权限。用户必须在终端上手动运行“chmod + x <文件名>”才能使文件可执行。
• 默认情况下，TRD使用DMA IP的评估版本，该版本在12小时后超时。 DMA完整网表与TRD一起发货，需要DMA完整许可证。用户可以从NorthWest Logic获得DMA完整许可证。
  获得完整许可证后，根据所使用的流程（基于脚本或PlanAhead）修改相应的脚本，以使用“ip_cores / dma / netlist / full”文件夹中的DMA网表，而不是“ip_cores / dma / netlist / eval”。
  这需要在脚本中更改路径和搜索目录路径。
• 工具
• TRD使用ISE Design Suite 14.1（逻辑或系统或嵌入式版）
• 使用Modelsim v10.1a仿真TRD

Kintex-7 FPGA连接功能套件TRD v1.1适用于带有CES芯片的ISE 14.2

要设置环境变量，即XILINX和XILINX_PLANAHEAD ，需要从ISE安装文件夹中获取settings32.sh或settings64.sh，或者在Windows上通过以下路径调用ISE Design Suite命令提示符 – – > Xilinx ISE Design Suite 14.2 – > 附件 。

适用于Xilinx评估套件的CE要求规定了PCIe操作的某些PC机箱要求，有关详细信息，请参阅（Xilinx答复50596） 。

• 硅
• 该套件随附带有GES硅的Rev E KC705板。有关更多信息，请参阅XC7K325T ES勘误表。
• IP核心
• 7系列PCIe（pcie_x8gen2_axi_st_ip）核心：v1.6。在某些机器上，可以看出，当改变PCIe链路宽度时，PCIe链路速度（如果为2.5 Gb / s）自动达到5 Gb / s。
• 7系列MIG（mig_axi_mm）：v1.6
• AXI互连（axi_interconnect_4m_1s）：v1.1
• AXI4Lite互连（XPS生成）：v1.06a
• 万兆以太网MAC（ten_gig_eth_mac_axi_st_ip）：v11.4
• 万兆PCS-PMA（ten_gig_eth_pcs_pma_ip）：v2.2。自定义修改以用于TRD。有关更多信息，请参阅（Xilinx答复50557） 。
• 适用于10GBASE-R包装器的GT向导：v1.4
• FIFO生成器：v9.2
• PCIe不会连接Z77（Ivy Bridge）平台。有关更多信息，请参阅（Xilinx答复52655） 。
• 在低温下TXOUTCLK上没有时钟输出。有关更多信息，请参阅设计咨询（Xilinx答复53740） 。
• 有针对性的参考设计
• 图形用户界面可能不显示电源编号图。有关更多信息，请参阅（Xilinx答复50558） 。
• 要在硬件中测试USE_DIFF_QUAD模式，如用户指南第5章所述，请注意KC705（Rev E）上SFP +插座的极性反转在’ip_cores / xphy_gt_wrapper / gtwizard_10gbaser_diff_quad_gt.v’文件中进行处理。
• 在Windows中解压缩k7_connectivity_trd_v1_1.zip文件并将解压缩的文件夹复制到Linux会导致某些文件没有执行权限。用户必须在终端上手动运行“chmod + x <文件名>”才能使文件可执行。
• 默认情况下，TRD使用DMA IP的评估版本，该版本在12小时后超时。 DMA完整网表与TRD一起发货，需要DMA完整许可证。用户可以从NorthWest Logic购买DMA完整许可证。
  获得完整许可证后，根据所使用的流程（基于脚本或PlanAhead）修改相应的脚本，以使用“ip_cores / dma / netlist / full”文件夹中的DMA网表，而不是“ip_cores / dma / netlist / eval”。
  这需要在脚本中更改路径和搜索目录路径。
• 工具
• TRD使用ISE Design Suite 14.2（逻辑或系统或嵌入式版）
• 使用Modelsim v10.1a仿真TRD

采用生产芯片的ISE 14.3 / 2012.3的Kintex-7 FPGA连接功能套件TRD v1.2

要设置环境变量，即XILINX和XILINX_PLANAHEAD ，需要从ISE安装文件夹中获取settings32.sh或settings64.sh，或者在Windows上通过以下路径调用ISE Design Suite命令提示符 – – > Xilinx ISE Design Suite 14.3 – > 附件 。

适用于Xilinx评估套件的CE要求规定了PCIe操作的某些PC机箱要求，有关详细信息，请参阅（Xilinx答复50596） 。

• 硅
• 该套件随附带有生产芯片的Rev 1.0 KC705板。
• IP核心
• 7系列PCIe（pcie_x8gen2_axi_st_ip）核心：v1.7。在某些机器上可以看出，当改变PCIe链路宽度时，PCIe链路速度（如果为2.5 Gb / s）自动达到5 Gb / s。
• 7系列MIG（mig_axi_mm）：v1.7
• AXI互连（axi_interconnect_4m_1s）：v1.1
• AXI虚拟FIFO控制器：v1.1
• AXI4Lite互连（XPS生成）：v1.06a
• 万兆以太网MAC（ten_gig_eth_mac_axi_st_ip）：v11.5
• 万兆PCS-PMA（ten_gig_eth_pcs_pma_ip）：v2.5。自定义修改以用于TRD。有关更多信息，请参阅（Xilinx答复50557） 。
• 适用于10GBASE-R包装器的GT向导：v2.3
• Fifo Generator：v9.3
• PCIe不会连接Z77（Ivy Bridge）平台。有关更多信息，请参阅（Xilinx答复52655） 。
• 在低温下TXOUTCLK上没有时钟输出。有关更多信息，请参阅设计咨询（Xilinx答复53740） 。
• 有针对性的参考设计
• 图形用户界面可能不显示电源编号图。有关更多信息，请参阅（Xilinx答复50558） 。
• 要在硬件中测试USE_DIFF_QUAD模式，如用户指南第5章所述，请注意KC705（Rev E）上SFP +插座的极性反转在’ip_cores / xphy_gt_wrapper / gtwizard_10gbaser_diff_quad_gt.v’文件中进行处理。
• 在Windows中解压缩k7_connectivity_trd_v1_2.zip文件并将解压缩的文件夹复制到Linux会导致某些文件没有执行权限。用户必须在终端上手动运行“chmod + x <文件名>”才能使文件可执行。
• 默认情况下，TRD使用DMA IP的评估版本，该版本在12小时后超时。 DMA完整网表与TRD一起发货，需要DMA完整许可证。用户可以从NorthWest Logic购买DMA完整许可证。
  获得完整许可证后，根据所使用的流程（基于脚本或PlanAhead）修改相应的脚本，以使用“ip_cores / dma / netlist / full”文件夹中的DMA网表，而不是“ip_cores / dma / netlist / eval”。
  这需要在脚本中更改路径和搜索目录路径。
• 工具
• TRD使用ISE Design Suite 14.3（逻辑或系统或嵌入式版）
• TRD使用Vivado 2012.3
• 使用Modelsim v10.1a仿真TRD

适用于采用生产芯片的Vivado 2012.4的 Kintex-7 FPGA 连接功能套件TRD v1.3

要设置环境变量，即XILINX和XILINX_PLANAHEAD，需要从ISE安装文件夹中获取settings32.sh或settings64.sh，或者在Windows上通过以下路径调用ISE Design Suite命令提示符 – – > Xilinx ISE Design Suite 14.4 – > 附件 。

适用于Xilinx评估套件的CE要求规定了PCIe操作的某些PC机箱要求，有关详细信息，请参阅（Xilinx答复50596） 。

• 硅
• 该套件随附带有生产芯片的Rev 1.0 KC705板。
• IP核心
• 7系列PCIe（pcie_x8gen2_axi_st_ip）核心：v1.8。在某些机器上可以看出，当改变PCIe链路宽度时，PCIe链路速度（如果为2.5 Gb / s）自动达到5 Gb / s。
• 7系列MIG（mig_axi_mm）：v1.8
• AXI互连（axi_interconnect_4m_1s）：v1.1
• AXI虚拟FIFO控制器：v1.1
• AXI4Lite互连（XPS生成）：v1.06a
• 万兆以太网MAC（ten_gig_eth_mac_axi_st_ip）：v11.5
• 十千兆位PCS-PMA（ten_gig_eth_pcs_pma_ip）：v2.6。自定义修改以用于TRD。有关更多信息，请参阅（Xilinx答复50557） 。
• 适用于10GBASE-R包装器的GT向导：v2.3
• FIFO生成器：v9.3
• PCIe不会连接Z77（Ivy Bridge）平台。有关更多信息，请参阅（Xilinx答复52655） 。
• 在低温下TXOUTCLK上没有时钟输出。有关更多信息，请参阅设计咨询（Xilinx答复53740） 。
• 有针对性的参考设计
• 图形用户界面可能不显示电源编号图。有关更多信息，请参阅（Xilinx答复50558） 。
• 要在硬件中测试USE_DIFF_QUAD模式，如用户指南第5章中所述，请注意KC705（Rev E）上SFP +插座的极性反转在’ip_cores / xphy_gt_wrapper / grwizard_10gbaser_diff_quad_gt.v’文件中进行处理
• 在Windows中解压缩k7_connectivity_trd_v1_3.zip文件并将解压缩的文件夹复制到Linux会导致某些文件没有执行权限。用户必须在终端上手动运行“chmod + x <文件名>”才能使文件可执行。
• 默认情况下，TRD使用DMA IP的评估版本，该版本在12小时后超时。 DMA完整网表与TRD一起发货，需要DMA完整许可证。用户可以从NorthWest Logic购买DMA完整许可证。
  获得完整许可证后，根据所使用的流程（基于脚本或PlanAhead）修改相应的脚本，以使用“ip_cores / dma / netlist / full”文件夹中的DMA网表，而不是“ip_cores / dma / netlist / eval”。
  这需要在脚本中更改路径和搜索目录路径。
• 工具
• TRD使用Vivado 2012.4
• 使用Modelsim v10.1a仿真TRD

适用于采用生产芯片的Vivado 2013.1的 Kintex-7 FPGA 连接功能套件TRD v1.4

为了设置环境变量，即XILINX和XILINX_PLANAHEAD，需要从ISE安装文件夹中获取settings32.sh或settings64.sh，或者在Windows上调用ISE Design Suite命令提示符。

适用于Xilinx评估套件的CE要求规定了PCIe操作的某些PC机箱要求，有关详细信息，请参阅（Xilinx答复50596） 。

• 硅
• 该套件随附带有生产芯片的Rev 1.0 KC705板。
• IP核心
• 7系列PCIe（pcie_x8gen2_axi_st_ip）核心：v2.0。在某些机器上可以看出，当改变PCIe链路宽度时，PCIe链路速度（如果为2.5 Gb / s）自动达到5 Gb / s。
• 7系列MIG（mig_axi_mm）：v1.9a
• AXI互连（axi_interconnect_4m_1s）：v1.1
• AXI虚拟FIFO控制器：v2.0
• AXI4Lite互连（XPS生成）：v1.06a
• 万兆以太网MAC（ten_gig_eth_mac_axi_st_ip）：v12.0
• 十千兆位PCS-PMA（ten_gig_eth_pcs_pma_ip）：v3.0。自定义修改以用于TRD。有关更多信息，请参阅（Xilinx答复50557） 。
• 适用于10GBASE-R包装器的GT向导：v2.3
• FIFO生成器：v10.0
• 在低温下TXOUTCLK上没有时钟输出。有关更多信息，请参阅设计咨询（Xilinx答复53740） 。
• DDR3 / DDR2 PRBS校准结果未应用。有关更多信息，请参阅（Xilinx答复55912） 。
• 有针对性的参考设计
• 图形用户界面可能不显示电源编号图。有关更多信息，请参阅（Xilinx答复50558） 。
• 要在硬件中测试USE_DIFF_QUAD模式，如用户指南第5章中所述，请注意KC705（Rev E）上SFP +插座的极性反转在’ip_cores / xphy_gt_wrapper / grwizard_10gbaser_diff_quad_gt.v’文件中进行处理
• 在Windows中解压缩k7_connectivity_trd_v1_4.zip文件并将解压缩的文件夹复制到Linux会导致某些文件没有执行权限。用户必须在终端上手动运行“chmod + x <文件名>”才能使文件可执行。
• 默认情况下，TRD使用DMA IP的评估版本，该版本在12小时后超时。 DMA完整网表与TRD一起发货，需要DMA完整许可证。用户可以从NorthWest Logic购买DMA完整许可证。
  获得完整许可证后，根据所使用的流程（基于脚本或PlanAhead）修改相应的脚本，以使用“ip_cores / dma / netlist / full”文件夹中的DMA网表，而不是“ip_cores / dma / netlist / eval”。
  这需要在脚本中更改路径和搜索目录路径。
• 工具
• TRD使用Vivado Design Suite 2013.1
• 使用Modelsim v10.1b仿真TRD