LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v11.3  – 使用弹性缓冲区更新7系列SGMII的复位逻辑-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v11.3 – 使用弹性缓冲区更新7系列SGMII的复位逻辑

描述

如果针对使用Fabric Elastic Buffer为Tri-Speed SGMII生成以太网1000BASE-X PCS / PMA或SGMII内核的7系列,则需要更新复位逻辑。只有具有结构弹性缓冲区的SGMII才需要此更新,并且不会影响在没有结构弹性缓冲区的情况下生成的1000BASE-X或SGMII。 原因是如果rx弹性缓冲区发出缓冲区错误,它将作为重置布线回弹性缓冲区和GT。由于GT需要时间从复位恢复并且无法将数据放入缓冲区,并且缓冲区再次下溢,因此会不断发生此错误。如果GT已经处于复位序列,则附加逻辑可确保GT不会再次复位。

要解决此问题,请更改gt_reset_rx以包含reset_done_rx。在<core_name> /traceceiver.v/vhd文件中更改为:

分配gt_reset_rx = cpllreset | ((!cplllock |(rxreset))&reset_counter [7]);

分配gt_reset_rx = cpllreset | ((!cplllock |(rxreset&resetdone_rx))&reset_counter [7]);

请登录后发表评论

    没有回复内容