描述
此答复记录包含LogiCORE IP DUC / DDC编译器核心的发行说明和已知问题，包括以下内容：
- 一般信息
- 已知和已解决的问题
- 修订记录
本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具版本中生成的核心。
有关过去的已知问题日志和ISE支持信息，请参阅XTP025 – IP版本说明指南 。
LogiCORE IP DUC / DDC编译器核心IP页面：
http://www.xilinx.com/content/xilinx/en/products/intellectual-property/duc_ddc_compiler.html
解
一般信息
支持的器件 可以在以下三个位置找到：
- LogiCORE IP DUC / DDC编译器核心产品指南
- LogiCORE IP DUC / DDC编译器核心IP页面
- 打开Vivado工具 – > IP目录 ，右键单击IP并选择Compatible Families。
有关所有版本的新功能和添加的器件支持的列表，请参阅Vivado设计工具中的核心可用的更改日志文件。
版本表
此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。
| 核心版本 | Vivado工具版 |
|---|---|
| v3.0（Rev.4） | 2014.1 |
| v3.0（Rev.3） | 2013.4 |
| v3.0（Rev.2） | 2013.3 |
| v3.0（Rev.1） | 2013.2 |
| V3.0 | 2013.1 |
一般指导
下表提供了使用LogiCORE IP DUC / DDC编译器核心时的一般指导的答案记录。
| 答案记录 | 标题 |
|---|---|
| N / A | N / A |
已知和已解决的问题
下表提供了LogiCORE IP DUC / DDC编译器核心的已知问题，从最初在Vivado 2013.1中发布的v3.0开始。
注意： “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。
| 答案记录 | 标题 | 找到版本 | 版本已解决 |
|---|---|---|---|
| （Xilinx答复59798） | 使用Synopsys VCS仿真器进行行为仿真可能会产生错误的输出 | v3.0（Rev.4） | N / A |
| （Xilinx答复58585） | 核心可能会在实施过程中发出严重警告：“严重警告：[网表29-98] DSP48E2乘数从25×18增加到27×18” | v3.0（Rev.3） | N / A |
| （Xilinx答复56376） | 当使用Vivado Simulator执行行为仿真时，DUC / DDC Compiler v3.0内核的某些配置无法正确仿真 | V3.0 | N / A |
| （Xilinx答复55108） | Vivado无法将DUC / DDC Compiler v2.0从14.2 PlanAhead升级到Vivado | V2.0 | V3.0 |
修订记录
2014年3月17日 – 更新于2014.1;添加（Xilinx答复59798）
没有回复内容