LogiCORE IP 3GPP混合模式Turbo解码器 – 适用于Vivado 2013.1和更新工具版本的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP 3GPP混合模式Turbo解码器 – 适用于Vivado 2013.1和更新工具版本的发行说明和已知问题

描述

此答复记录包含LogiCORE IP 3GPP混合模式Turbo解码器核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具版本中生成的核心。
有关过去的已知问题日志和ISE支持信息,请参阅XTP025 – IP版本说明指南

LogiCORE IP 3GPP混合模式Turbo解码器核心IP页面:
http://www.xilinx.com/content/xilinx/en/products/intellectual-property/ef-di-mm-tcc-dec.html

一般信息

支持的器件可在以下位置找到:

有关所有版本的新功能和添加的器件支持列表,请参阅Vivado中核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

核心版本 Vivado工具版
v2.0(Rev.12) 2016.3
v2.0(Rev.11) 2016.2
v2.0(Rev.11) 2016.1
v2.0(Rev.10) 2015年4月2日
v2.0(Rev.10) 2015年4月1日
v2.0(Rev.10) 2015.4
v2.0(Rev.9) 2015.3
v2.0(Rev.8) 2015.2
v2.0(Rev.8) 2015.1
v2.0(Rev.7) 2014年4月1日
v2.0(Rev.7) 2014.4
v2.0(Rev.6) 2014.3
v2.0(Rev.5) 2014.2
v2.0(Rev.4) 2014.1
v2.0(Rev.3) 2013.4
v2.0(Rev。2) 2013.3
v2.0(Rev。1) 2013.2
V2.0 2013.1

一般指导

下表提供了使用LogiCORE IP 3GPP混合模式Turbo解码器核心时的一般指导的答复记录。

答案记录 标题
N / A N / A

已知和已解决的问题

下表提供了LogiCORE IP 3GPP混合模式Turbo解码器内核的已知问题,从v2.0开始,最初在Vivado 2013.1中发布。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题 找到版本 版本已解决
(Xilinx答复60728) 使用VCS版本I-2014.03仿真核心将失败 v2.0(Rev。5) N / A
(Xilinx答复57927) 为什么核心输出与Cadence IES 12.20.016不正确的数据? v2.0(Rev。2) N / A

修订记录

二零一四年五月二十零日 将v2.0( Rev。3)和v2.0( Rev。4)和v2.0( Rev。5)添加到版本表和(Xilinx答复60728)
二〇一三年十月一十一日 补充(Xilinx答复57927)
2013年4月3日 初始发行
请登录后发表评论

    没有回复内容