LogiCORE IP AXI互连 –  Vivado 2013.1和更新工具的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP AXI互连 – Vivado 2013.1和更新工具的发行说明和已知问题

描述

此答复记录包含AXI互连核心的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

包括以下子模块:

  • axi_clock_converter
  • axi_crossbar
  • axi_data_fifo
  • axi_register_slice

AXI Interconnect版本2.0及更高版本由上面的各个子模块组成,目前仅在IP Integrator中提供。

本发行说明和已知问题答复记录适用于Vivado 2013.1和更新工具中生成的核心。
有关过去的已知问题日志和ISE支持信息,请参阅XTP025 – IP版本说明指南

LogiCORE AXI互连核心IP页面:
http://www.xilinx.com/content/xilinx/en/products/intellectual-property/axi_interconnect.html

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持列表,请参阅Vivado中核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。

核心版本 Vivado工具版
V2.1 2013.3
V2.0 2013.1
V1.7 2013.1
v1.06.a 2012.4

一般指导

下表提供了使用LogiCORE IP AXI互连核心时的一般指导的答案记录。

答案记录 标题
(Xilinx答复47653) (ISE核心生成器)AXI互连 – 发行说明和已知问题


已知和已解决的问题

下表提供了AXI互连内核的已知问题,从最初在Vivado 2012.4设计工具中发布的v1.06a开始。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录 标题 找到版本 版本已解决
N / A 没有


修订记录
05/27/2013 – 初始版本
12/09/2013 – 更新版本

请登录后发表评论

    没有回复内容