LogiCORE IP万兆以太网PCS / PMA(10GBASE-R / 10GBASE-KR) – 版本2.x的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP万兆以太网PCS / PMA(10GBASE-R / 10GBASE-KR) – 版本2.x的发行说明和已知问题

描述

此答复记录包含LogiCORE IP万兆以太网PCS / PMA(10GBASE-R / 10GBASE-KR)的发行说明,包括以下内容:

  • 新功能
  • 支持的器件
  • 已解决的问题
  • 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“ IP版本说明指南”

有关万兆以太网PCS / PMA v3.0及更高版本的发行说明,请参阅(Xilinx答复54669)

最新v2.6核心的新功能

  • 14.4 ISE Design Suite支持
  • 2012.4 Vivado Design Suite支持
  • 一般重置和约束改进

最新v2.6核心中支持的器件

  • Virtex-6 HXT
  • Kintex-7 FFG套装-2L,-2,-3速度等级
  • Virtex-7 -2L,-2,-3速度等级

注意:有关完整的器件和封装支持列表,请查看Xilinx CORE Generator接口(在“支持的系列”下),了解万兆以太网PCS / PMA内核。

对于以前版本的“新功能”和“支持的器件”,请参阅生成的核心可用的readme.txt或版本信息文件。

核心版本

此表将核心版本与包含它的第一个ISE或Vivado工具发行版本相关联。

核心
ISE工具
Vivado工具
v2.6rev3 ISE 14.7 NA
v2.6rev2 ISE 14.6 NA
v2.6rev1 (Xilinx答复53777) NA
V2.6 ISE 14.4 2012.4
V2.5 ISE 14.3 2012.3
V2.4 ISE 14.2 2012.2
V2.3 ISE 14.1 2012.1
V2.2 ISE 13.3 NA
V2.1 ISE 13.1 NA

7系列收发器硅支持

此表显示了支持不同7系列芯片修订版的最新版本的内核。

GTX GES /生产硅 GTH初始ES硅 GTH General ES Silicon GTH生产硅
最新核心版本 v2.6rev3 V2.6 V2.6
请参阅(Xilinx答复52611)
v2.6rev3

一般已知问题

下表提供了万兆以太网PCS / PMA(10GBASE-R / 10GBASE-KR)内核的已知问题,从v2.1开始,最初在ISE Design Suite 13.1中发布。

这是第一个支持7系列器件的版本。对于核心的早期版本,请参阅“IP版本说明指南”以获取版本的发行说明答案记录。

注意: “找到的版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

答案记录
标题
找到版本
版本已解决
(Xilinx答复57987) 10GBASE-KR支持 – 更新到Vivado V2.6 NA
(Xilinx答复58069) 配置向量 – 125us计时器未在示例设计中正确初始化 V2.6 回答记录中的解决方法
(Xilinx答复57847) 更新到RX Elastic Buffer以避免可能的下溢,延迟增加 V2.6 v2.6rev3
(Xilinx答复57503) Virtex-7 GTH – 生产芯片的属性更新 V2.6 v2.6rev3
(Xilinx答复55676) 7系列 – PRBS31 – DRP访问GTX收发器PRBS31错误计数器可能会干扰MDIO接口(如果使用) V2.6 v2.6rev2
(Xilinx答复55728) 7系列 – PRBS31 – 不应使用核心DRP访问GTH收发器PRBS31错误计数器 V2.6 v2.6rev2
(Xilinx答复53777) 7系列 – DRP读取和写入未针对Training接口或PRBS测试启动 V2.6 v2.6rev1
(Xilinx答复53974) 核心版本信息寄存器中的版本号不正确 V2.6 v2.6rev1
(Xilinx答复52611) 7系列 – GTH收发器 – 更新了用于定位GES芯片的RXCDR属性 V2.5 解决方案
回答记录
(Xilinx答复53443) 7系列 – 来自SFP的TX FAULT和信号检测输入无需连接到rx和tx复位逻辑 V2.5 解决方案
回答记录
(Xilinx答复52137) 7系列 – ISE 14.x – 有时会看到小的设置违规 V2.5 没有解决
(Xilinx答复52520) 7系列 – 7系列收发器向导的xco文件不能直接用于重新生成随核心提供的包装文件 V2.5 没有解决
(Xilinx答复52517) 7系列 – 10GBASE-KR – 训练零系数可能会错误地设置为高值 V2.5 V2.6
(Xilinx答复52537) 7系列 – 块锁定如果GT复位或电缆拉动检测逻辑看到不稳定时钟,FSM可能会卡在低位 v2.4 rev2 V2.6
(Xilinx答复52236) 7系列 – 块锁定FSM需要一个额外的好/坏代码 V2.4 V2.5
(Xilinx答复52240) 7系列 – 10GBASE-KR – 远端器件完成TX输出培训所需的训练块更新 V2.4 V2.5
(Xilinx答复51451) 7系列 – 复位时可能会发现发送位错误 V2.4 v2.4rev3
(Xilinx答复51282) 7系列器件 – 更新所需的更新/初始化逻辑,用于不存在电缆拉/ RX数据输入 V2.4 v2.4rev2
(Xilinx答复50861) ISE – 7系列器件 – 偶尔出现定时错误 V2.4 没有解决
(Xilinx答复50792) 7系列器件 – 初始化逻辑所需的更新 V2.3 V2.4
(Xilinx答复47128) Virtex-7 FPGA GTH收发器 – 初始工程样片(ES)芯片的属性更新,问题和解决方法 V2.3 V2.4
(Xilinx答复50790) 7系列器件 – 使用10GBASE-KR的链接培训 V2.3 NA
(Xilinx答复50788) 示例设计UCF所需的更新 V2.3 V2.4
(Xilinx答复50356) 10GBASE-KR – 培训接口 – 为802.3寄存器读取延迟一个时钟周期的数据 V2.3 v2.3rev2
(Xilinx答复47894) Kintex-7器件 – BUFH可能需要驱动MMCM输入 V2.3 V2.4
(Xilinx答复47943) 在异步系统中,RX弹性缓冲区可能会错误地清空 V2.3 v2.3rev1
(Xilinx答复46912) 针对7系列器件针对通用ES芯片 V2.2 V2.3
(Xilinx答复46053) 没有放置Kintex-7 FPGA示例设计 V2.2 V2.3
(Xilinx答复43591) Virtex-6 FPGA GTH收发器 – 通道掉电可能导致Quad中的突发错误 V2.2 V2.3
(Xilinx答复44470) Virtex-6 HXT – 管理端口中的仲裁逻辑不正确 V2.2 V2.3
(Xilinx答复40897) 在ModelSim 6.6c功能或时序仿真中可以看到Xs V2.1 NA
(Xilinx答复40555) 7系列器件 – 偶尔出现定时错误 V2.1 V2.2
(Xilinx答复42675) 7系列收发器包装 – ISE 13.2中的GTX端口名称更改 V2.1 V2.2
(Xilinx答复42849) 示例设计在针对Virtex-7或Kintex-7器件时BitGen失败 V2.1 V2.2
(Xilinx答复43703) Virtex-6 GTH – 更新GTH包装器文件中的RXBUFRESET初始化序列和BUFFER_CONFIG_LANEx属性值 V2.1 V2.3


Vivado Design Suite特定的已知问题

答案记录
标题
找到版本
版本已解决
(Xilinx答复53971) Vivado工具流程中不支持XST综合 V2.6 NA
(Xilinx答复53314) 7系列 – 有时在短路径上看到松弛违规行为 V2.6 回答记录中的解决方法
(Xilinx答复52531) 7系列 – 有时在收发器路径上看到的时序错误 V2.5 回答记录中的解决方法
(Xilinx答复50809) 可能需要更新XDC约束 V2.4 v2.4rev2
(Xilinx答复68299) 在某些情况下可能会出现定时故障 V2.4 V2.5
NA Vivado 2012.1软件不支持10GBASE-KR自动协商 V2.3 V2.4
(Xilinx答复47666) Vivado 2012.1 – 仿真以太网IP核的指南 V2.3 NA
请登录后发表评论

    没有回复内容