LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v11.3（ISE 14.1） – 如果针对Spartan-6器件，可能会在示例设计中看到时序错误-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面